Fortschrittliche Chipverpackung: Wie Hersteller mitspielen können, um zu gewinnen

Die Basis bilden Halbleiterwafer der integrierten Schaltkreise, die für den Großteil der heutigen Technologie so entscheidend sind. Die Verpackung der Wafer – ob Metall, Kunststoff, Keramik oder Glas – verbindet sie mit ihrer Umgebung und schützt sie vor chemischer Kontamination und Schäden durch Licht, Hitze und Stöße. Im Vergleich zum Front-End-Prozess des Designs und der Herstellung von Wafern wurde der Back-End-Prozess der Verpackung aus zwei Gründen unterbewertet: Erstens ist es immer noch möglich, Wafer mit Geräten der alten Generation zu verpacken. Zweitens wird die Verpackung größtenteils von ausgelagerten Halbleitermontage- und Testunternehmen (OSATs) durchgeführt, die größtenteils auf der Grundlage niedriger Arbeitskosten und nicht auf anderen Differenzierungsquellen konkurrieren.

Dieses Modell könnte sich mit der Einführung fortschrittlicher Verpackungen ändern, bei denen hochentwickelte Technologie zum Einsatz kommt und Komponenten aus verschiedenen Wafern zusammengefasst werden, wodurch ein einziges elektronisches Gerät mit überlegener Leistung entsteht. Die um das Jahr 2000 eingeführte fortschrittliche Verpackung gewinnt nun als nächster Durchbruch in der Halbleitertechnologie erheblich an Bedeutung.

Fortschrittliche Verpackungen tragen dazu bei, die Nachfrage nach Halbleitern zu decken, die neue Anwendungen unterstützen, die jetzt zum Mainstream werden – zum Beispiel 5G, autonome Fahrzeuge und andere Internet-of-Things-Technologien sowie virtuelle und erweiterte Realität. Diese Anwendungen erfordern leistungsstarke Chips mit geringem Stromverbrauch, die große Datenmengen schnell verarbeiten können. Trotz Moores Gesetz, das 1965 besagte, dass sich die Anzahl der Transistoren auf einem Mikrochip alle paar Jahre verdoppeln würde, stößt die Weiterentwicklung der Knoten jetzt an ihre Grenzen. Infolgedessen verlangsamen sich die technischen Fortschritte im Frontend der Chipherstellung und die wirtschaftlich sinnvolle Maximalgröße eines Chips und damit auch seine Leistung werden immer begrenzter. Neue Ansätze in der Backend-Technologie, die mehrere Chips kombinieren, bieten eine vielversprechende Lösung. Fortschrittliche Verpackungstechniken, die in den letzten zwei Jahrzehnten entstanden sind – darunter 2,5-D-, 3-D-, Fan-out- und System-on-a-Chip (SoC)-Verpackungen – versprechen, die Lücke durch Ergänzung des Drahtbondens zu schließen und Flip-Chip-Technologien des letzten halben Jahrhunderts.

Da fortschrittliche Verpackungen eine höherwertige Möglichkeit bieten als herkömmliche Back-End-Verpackungen, entwickeln und vermarkten große Player und Fast Follower (Organisationen, die die Innovationen der Wettbewerber nachahmen) verschiedene Formen der Technologie, um Premiumkunden zu gewinnen. In diesem Artikel beschreiben wir, wie sich der Markt entwickelt, und schlagen vor, wie Hersteller die sich bietenden Chancen nutzen können.

Seit dem Jahr 2000 sind drei wichtige fortschrittliche Verpackungstechnologien kommerziell verfügbar geworden und ergänzen die beiden Technologien, die im letzten halben Jahrhundert vorherrschten (Abbildung 1).

Die Wire-Bond-Technologie wurde in den 1950er Jahren entwickelt und wird auch heute noch verwendet. Sie ist eine Verbindungstechnik, bei der die Leiterplatte (PCB) mithilfe von Lötkugeln und dünnen Metalldrähten am Chip befestigt wird – dem Siliziumquadrat, das den integrierten Schaltkreis enthält. Es benötigt weniger Platz als verpackte Chips und kann relativ weit entfernte Punkte verbinden, kann jedoch bei hohen Temperaturen, hoher Luftfeuchtigkeit und Temperaturschwankungen versagen, und jede Verbindung muss nacheinander hergestellt werden, was die Komplexität erhöht und die Herstellung verlangsamen kann. Es wird erwartet, dass der Drahtbondmarkt bis 2031 einen Wert von etwa 16 Milliarden US-Dollar haben wird, mit einer jährlichen Wachstumsrate von 2,9 Prozent.1 Prognosebericht zum Drahtbondmarkt, 2021–2031, Transparency Market Research, November 2021.

Die erste große Entwicklung in der Verpackungstechnologie erfolgte Mitte der 1990er Jahre mit Flip-Chips, die einen nach unten gerichteten Chip verwenden, dessen gesamte Oberfläche für die Verbindung über Löthöcker genutzt wird, die die Leiterplatte mit dem Chip verbinden. Dies führt zu einem kleineren Formfaktor bzw. einer kleineren Hardwaregröße und einer höheren Signalausbreitungsrate – d. h. einer schnelleren Signalübertragung vom Sender zum Empfänger. Flip-Chip-Verpackung ist die derzeit am weitesten verbreitete und kostengünstigste Technologie, vor allem für Zentraleinheiten, Smartphones und Hochfrequenz-System-in-Package-Lösungen. Flip-Chips ermöglichen eine kleinere Baugruppe und halten höheren Temperaturen stand, müssen jedoch auf sehr ebenen Oberflächen montiert werden und sind nicht einfach auszutauschen. Der aktuelle Flip-Chip-Markt beläuft sich auf rund 27 Milliarden US-Dollar, mit einer prognostizierten jährlichen Wachstumsrate von 6,3 Prozent, was bis 2030 auf 45 Milliarden US-Dollar steigen dürfte.2 „Flip-Chip-Markt: Informationen nach Verpackungstechnologie (3D-IC, 2,5D-IC), Bumping-Technologie (Kupfer). Säule, Lot-Bumping) und Region – Prognose bis 2030“, Straits Research, abgerufen am 2. April 2023.

Während beim herkömmlichen Verpacken der Siliziumwafer zunächst in einzelne Chips „zerteilt“ wird und die Chips dann auf der Leiterplatte befestigt und die elektrischen Verbindungen hergestellt werden, werden beim Wafer-Level-Verpacken die elektrischen Verbindungen und das Formen auf Waferebene vorgenommen und die Chips anschließend mithilfe eines Lasers zerteilt. Der größte Unterschied zwischen Wafer-Level-Chip-Scale-Packaging (WLCSP) und Flip-Chips hinsichtlich der Chipkonfiguration besteht darin, dass WLCSPs kein Substrat zwischen dem Chip und der Leiterplatte haben. Stattdessen ersetzen Umverteilungsschichten (RDLs) das Substrat, was zu einem kleineren Gehäuse und einer verbesserten Wärmeleitung führt.

Die Wafer-Level-Verpackung wird in zwei Typen unterteilt: Fan-In und Fan-Out. Bei Fan-in-Wafer-Level-Gehäusen, die hauptsächlich für Mobiltelefone der unteren Preisklasse verwendet werden, die rudimentäre Technologie erfordern, werden die RDLs zur Mitte des Chips geleitet. In der Fan-out-Version, die 2007 eingeführt wurde, übersteigen die RDL- und Lotkugeln die Größe des Chips, sodass der Chip mehr Ein- und Ausgänge haben kann und gleichzeitig ein dünnes Profil beibehält.3Karen Heyman und Laura Peters, „Fan-out „Verpackung wird wettbewerbsfähig“, Semiconductor Engineering, 18. August 2022. Fan-out-Verpackungen gibt es in drei Arten: Kernverpackung, hohe Dichte und ultrahohe Dichte. Core, das hauptsächlich für Automobil- und Netzwerkanwendungen verwendet wird, die keine High-End-Technologie erfordern – wie etwa Radiofrequenz- und Infotainment-Chips –, macht weniger als 20 Prozent des fast 1,5 Milliarden US-Dollar schweren Marktes für Fan-Out-Verpackungen aus. Hohe und ultrahohe Dichte werden hauptsächlich für mobile Anwendungen verwendet und werden voraussichtlich auch auf einige Netzwerk- und Hochleistungsrechneranwendungen ausgeweitet. Der weltweit größte Hersteller von WLCSPs ist die Taiwan Semiconductor Manufacturing Company (TSMC).

Im letzten Jahrzehnt wurde das gestapelte WLCSP entwickelt, das mehrere integrierte Schaltkreise im selben Gehäuse ermöglicht und sowohl für heterogenes Bonding, das Logik- und Speicherchips integriert, als auch für das Stapeln von Speicherchips verwendet wird. Beim 2,5-D-Stacking werden zwei oder mehr Chips nebeneinander gelegt, wobei ein Interposer einen Chip mit einem anderen verbindet. Es gibt verschiedene Kategorien von 2,5-D-Stacking, basierend auf der Art des verwendeten Interposers:

Beim 3D-Stapeln werden mehrere Chips verdeckt übereinander platziert, mit oder ohne Zwischenlage. Es gibt zwei Haupttypen des 3D-Stackings. Der häufigste Typ ist TSV mit Mikro-Bumps (µ-Bumps). Die neuere Alternative, das stoßfreie Hybridbonden, bildet Verbindungen mithilfe einer dielektrischen Bindung und eingebettetem Metall. Es wird gerade von Memory-Spielern erforscht.

Der Markt für fortschrittliche Verpackungen wird durch die Endanwendungen seiner verschiedenen Technologien bestimmt (Abbildung 2). Seit Mitte der 2010er-Jahre dominiert das Fan-Out-Wafer-Level-Packaging mit einem Marktanteil von etwa 60 Prozent. Fan-Out-Verpackungen sind günstiger als Stapelverpackungen und sind auf hohe Hitzebeständigkeit und einen kleinen Formfaktor ausgelegt. Aufgrund dieser Eigenschaften eignet es sich für mobile Anwendungen, die wahrscheinlich den größten Teil der Nachfrage ausmachen.

Apple verwendet für seine Anwendungsprozessoren, Grafikchips sowie 5G- und 6G-Modemchips eine fortschrittliche Fan-Out-Verpackung. Es ist der größte Nutzer der Technologie und verbraucht den größten Teil des von TSMC produzierten Volumens. Andere Top-Fabless-Player – also Unternehmen, die Hardware und Chips entwerfen und verkaufen, deren Herstellung aber auslagern – nutzen ebenfalls Fan-Out-Technologie bei der Massenproduktion von Chips.

Der größte Teil des Wachstums bei HPC- und Netzwerkanwendungen dürfte auf KI-Chips, Edge Computing und Netzwerkchips in Verbrauchergeräten zurückzuführen sein, die den kleinen Formfaktor und die erschwinglichen Kosten erfordern, die Fan-Out-Verpackungen bieten können.

Der wahrscheinlichste Wachstumstreiber beim 2,5-D-Stacking könnten HPC-Anwendungen sein, die in Rechenzentren stark nachgefragt werden. Obwohl im Jahr 2022 weniger als 20 Prozent der Rechenzentrumskapazität 2,5-D-Stacking nutzten, könnte dieser Anteil in den nächsten fünf Jahren auf 50 Prozent steigen. Für mobile Anwendungen gelten 2,5-D-Gehäuse als zu kostspielig. Dies könnte sich jedoch mit der Einführung der nächsten Generation ändern, die über kostengünstigere Siliziumbrücken, RDLs und Glasinterposer verfügen wird.

Beim 3D-Packaging wird erwartet, dass der Arbeitsspeicher – die dominierende Anwendung für 3D-Stacking – und die SoC-Nutzung mit einer jährlichen Wachstumsrate von etwa 30 Prozent wachsen. 3D-Stapelspeicher wird zunehmend in Logikchips für Hochleistungsprodukte integriert, die eine hohe Bandbreite erfordern, einschließlich High-Bandwidth-Speicher (HBM) und Verarbeitung im Speicher mit HBM (PIM-HBM). Eine erhebliche Nachfrage nach gestapeltem 3D-Speicher wird wahrscheinlich von Rechenzentrumsservern ausgehen, die eine hohe Kapazität und hohe Geschwindigkeit erfordern, sowie von Grafikbeschleunigern und Netzwerkgeräten, die die größtmögliche Bandbreite für Speicher und Verarbeitung benötigen.

HPC-Systeme, insbesondere CPUs, werden die Nachfrage nach 3-D-SoC-Chips ankurbeln. Große Player haben im Jahr 2022 damit begonnen, Hybrid-Bonding einzuführen, und schnelle Nachfolger könnten bald auf den Markt kommen. Aufgrund der hohen technologischen Hürde ist es unwahrscheinlich, dass OSATs, untergeordnete Gießereien und Hersteller integrierter Geräte (IDMs) in den Markt eintreten.

Das Marktwachstum hängt stark von Endkunden wie Automobil-OEMs und Haushaltsgeräteherstellern ab. Aufgrund des wachsenden Bedarfs an schneller, zuverlässiger Datenverarbeitung für Anwendungen wie autonome Fahrzeuge suchen immer mehr Endkunden nach Anbietern fortschrittlicher Verpackungen. Für Halbleiterhersteller – insbesondere Logik-IDMs und Gießereien – könnten fortschrittliche Verpackungen ein wichtiges Verkaufsargument sein.

Aufgrund des wachsenden Bedarfs an schneller, zuverlässiger Datenverarbeitung für Anwendungen wie autonome Fahrzeuge suchen immer mehr Endkunden nach Anbietern fortschrittlicher Verpackungen.

Um hochwertige Fabless-Kunden zu gewinnen und zu halten, müssen Hersteller in der Lage sein, fortschrittliche Verpackungslösungen gemeinsam zu entwickeln. Während Fabless-Anbieter die volle Verantwortung für den Chip-Planungsprozess übernehmen, bevor mit der Massenproduktion begonnen wird, gibt es für Hersteller Raum für Mehrwert. Die gemeinsame Entwicklung erfolgt häufig während der Designphase der Chip-Architektur und der ersten Shuttle-Läufe zur Designvalidierung (Abbildung 3). Es wird erwartet, dass der Bedarf an einer solchen Zusammenarbeit aufgrund der Nachfrage nach leistungsstärkeren Chips und der zunehmenden Komplexität von Chipdesigns durch Verpackungen zunehmen wird.

Im Jahr 2016 brachte TSMC in enger Zusammenarbeit mit seinem Hauptkunden innovative integrierte Fan-Out (InFO)-Wafer-Level-Systeme auf den Markt, hauptsächlich für drahtlose Anwendungen. In jüngerer Zeit wurden Derivate davon wie InFO AiP (Antenne in Package) und InFO PoP (Package on Package) veröffentlicht, um sie auf andere Anwendungen für Netzwerke und HPC auszuweiten.

Schnelle Follower könnten es schwer haben, mit den Marktführern mitzuhalten, da enorme Technologieinvestitionen erforderlich wären, um den Kunden das Volumen für den Support von Produkten zu sichern. Darüber hinaus verfügen Fast Follower zwar möglicherweise über Verpackungstechnologie auf F&E-Niveau für Fan-Out und 2,5-D, verfügen jedoch über wenig oder gar keine Produktionserfahrung, was für eine hohe Produktionsausbeute unerlässlich ist. Um dieses Problem zu lösen, müssten Verpackungsunternehmen bereits in der Anfangsphase der Entwicklung Ankerkunden gewinnen. Der Schlüssel zur Kundenakquise wäre die Positionierung ihrer Unternehmen als bereit, bereits in der Designphase bei der Herstellung von Produkten für fortschrittliche Verpackungen mitzuhelfen.

Advanced Packaging erfordert Änderungen in der Architektur der Endbenutzer-Software und -Hardware. Daher sollte das Verpackungsdesign in der ersten Architekturphase berücksichtigt werden, wenn die Unterstützung von Back-End-Anbietern den Aufwand für die Einführung von Advanced Packaging verringern kann. Sobald sich ein Kunde für einen Anbieter fortschrittlicher Verpackungen entscheidet, wird er sich wahrscheinlich auch bei zukünftigen Projekten an diesen Anbieter binden.

Um Designkompetenzen zu erwerben, können Unternehmen mit einem Designhaus zusammenarbeiten oder in ein Designhaus investieren. Designhäuser spielen im gesamten Chipherstellungsprozess eine entscheidende Rolle, von der Entwicklung des geistigen Eigentums (IP) bis hin zum Design und der Produktion. Darüber hinaus kann der Besitz eines IP-Pools Kunden dabei helfen, ihre Designanforderungen schnell zu erfüllen und redundante Designs und Ressourcen zu vermeiden. Designhäuser sollten in der Lage sein, Front- und Back-End-Dienste anzubieten. Zu den Front-End-Diensten gehören das Design auf Registerübertragungsebene und die Beschreibung der erforderlichen Funktionen auf hoher Ebene. Das Back-End-Design umfasst Logiktests sowie Place und Route.

Ein weiteres potenziell wichtiges Wertversprechen für den Chiphersteller ist die Sicherung von Designkapazitäten und die Bereitstellung schlüsselfertiger Lösungen – vom Design bis zur Waferherstellung, Verpackung und Prüfung. Diese Art von Angebot bietet Kunden einen One-Stop-Shop.

Im Hinblick auf die Herstellung müssen Hersteller für 2,5-D- und 3-D-Verpackungen die beiden wichtigsten technologischen Fähigkeiten beherrschen: Interposer und Hybrid-Bonding. Für 2,5-D müssen Hersteller in der Lage sein, neue Interposer-Lösungen unter Verwendung neuartiger Materialien und Herstellungsmethoden, einschließlich Silizium, RDL und Glas, zu handhaben. Für 3D erfordert die neueste Technologie, das Hybrid-Bonding, eine chemisch-mechanische Planarisierung, um verschiedene Substanzen mit gleicher Ebenheit zu polieren und Dishing zu verhindern, sowie eine hohe Verbindungsgenauigkeit durch Disk-to-Wafer-Fähigkeiten sowohl bei der Ausrüstung als auch beim Know-how.

Zu den Hauptakteuren im Bereich Advanced Packaging zählen Logik- und Speicher-IDMs, Foundries mit führenden oder ausgereiften Knotenfunktionen und OSATs. Abbildung 4 zeigt die Fähigkeiten, die derzeit von First Movern und Fast Followern genutzt werden.

First Mover sind auf den Markt gekommen und werden aufgrund ihrer Logik-Packaging-Fähigkeiten in Massenproduktion hergestellt. Sie entwickeln aktiv Anwendungsfälle mit bestehenden Kunden und wenden modernste Verpackungstechnologien an. Während diese Hauptakteure in Forschung und Entwicklung sowie in der Fertigung weit fortgeschritten sind, streben sie möglicherweise Partnerschaften mit Nachfolgeunternehmen an, um das Volumen zu stabilisieren, da sie mit einer schnell steigenden Nachfrage konfrontiert sind.

First Mover werden aufgrund ihrer Fähigkeit zur Logikverpackung in Massenproduktion hergestellt. Während diese Akteure in Forschung und Entwicklung sowie in der Fertigung weit fortgeschritten sind, suchen sie möglicherweise Partnerschaften mit Nachfolgern, um das Volumen zu stabilisieren, da sie mit einer schnell steigenden Nachfrage konfrontiert sind.

Viele „Fast Follower“ streben danach, einen Anteil am Markt für fortschrittliche Verpackungen zu erobern, verfügen jedoch nicht über die nötigen Design- oder Fertigungskapazitäten oder haben keinen ausreichenden Kundenstamm aufgebaut, insbesondere für High-End-Lösungen.

Gießereien, die über ausgereifte Knotenfähigkeiten, aber keine fortschrittliche Verpackung verfügen, könnten erheblich von der Suche nach Synergien innerhalb ihrer aktuellen Produktportfolios profitieren. Während bei fortschrittlichen Logikchips mit Knoten, die kleiner als zehn Nanometer sind, der größte Bedarf an fortschrittlicher Verpackung besteht, ist es für schnelle Follower von entscheidender Bedeutung, Möglichkeiten zu finden, den Markt für ausgereifte Knoten zu erobern. Einige der Bereiche, in denen fortschrittliche Verpackungen angepasst werden können, um die Leistung ausgereifter Legacy-Chips zu verbessern, sind Hochfrequenz-Transceiver-Chips für Netzwerkanwendungen, fortschrittliche Fahrerassistenzsysteme (ADAS) und Infotainment-Chips für Automobilanwendungen.

Eine weitere Möglichkeit besteht darin, mit Logikanbietern zusammenzuarbeiten, um Design- und Fertigungslösungen für bestimmte Anwendungen zu entwickeln, die sowohl ausgereifte als auch hochmoderne Knoten verwenden. Die Durchführbarkeit dieser Taktik würde weitgehend von der Nachfrage der Endanwendung und den Anforderungen der Logikanbieter abhängen.

Die Fähigkeiten von OSATs im High-End-Markt für fortschrittliche Verpackungen sind begrenzt. Anstatt zu versuchen, direkt mit High-End-Lösungen zu konkurrieren, können sie vergleichsweise Low-End-Lösungen anbieten oder versuchen, in bestimmten Bereichen der Wertschöpfungskette mit Akteuren zusammenzuarbeiten, die in der Lage sind, hochentwickelte High-End-Verpackungen anzubieten. Führende OSATs investieren aktiv in die Erweiterung ihres Angebots an fortschrittlichen Verpackungen. Einige beherrschen bereits Fan-Out-Packaging auf Core- und HD-Ebene, aber 2,5-D- und 3-D-Stacking bleibt hauptsächlich in der Forschung und Entwicklung.

Eine weitere Option für OSATs besteht darin, mit Spielern zusammenzuarbeiten, die 2,5-D- und 3-D-Stacking beherrschen. Während diese Partner an Kernprozessen arbeiten – einschließlich Durchkontaktierungen durch Silizium, RDL-Lithographie und Hybrid-Bonding – könnten die OSATs Lösungen für die Mid- bis Back-End-Prozesse anbieten, einschließlich Wafer-Ausdünnung und Bumping.

Obwohl Gießereien und IDMs fortschrittliche Verpackungsfunktionen entwickeln, werden sie diese wahrscheinlich nur nutzen, um High-End-Kunden anzulocken, die modernste Technologie benötigen, und werden daher nicht das gesamte OSAT-Geschäft stören. Angesichts der erheblichen Unterschiede in der Betriebsmarge im Vergleich zur Front-End-Fertigung ist nicht damit zu rechnen, dass sie in den Bereich Kern- und Fanout-Verpackungen expandieren, obwohl ihnen möglicherweise der Sprung in die profitablere, fortschrittliche 2,5-D- oder 3-D-Verpackung gelingt.

Logikfähigkeit ist für fortschrittliches Packaging von entscheidender Bedeutung, aber die 3D-Stacking-Technologie kann immer noch Chancen für Speicher-IDMs bieten, da Top-Player sie nutzen, um die Leistung von Speicherchips zu verbessern, die Logikchips auf Basisniveau enthalten. IDM-Spieler können sich auch dadurch von anderen abheben, dass sie die Technologie nutzen, um den Speicher für die Advanced-Packaging-Chips wichtiger Kunden anzupassen.

Ein weiteres Szenario für Speicher-IDMs besteht darin, Logikfunktionen zu entwickeln, insbesondere im Design oder in der Fertigung, um Synergien mit fortschrittlicher Verpackung zu ermöglichen. Dies würde jedoch erhebliche Investitionen und einen riskanten Sprung über die Wertschöpfungskette erfordern.

Das Aufkommen fortschrittlicher Verpackungen hat die Wettbewerbslandschaft für Chiphersteller verändert. Verpackung ist kein Massenprozess mehr, und die großen Konzerne haben als erste Schritte unternommen, um fortschrittliche Verpackungen zu einem strategischen Bestandteil ihres Angebots zu machen. Andere Hersteller laufen Gefahr, zur Ware zu werden, wenn sie keine Möglichkeit finden, fortschrittliche Verpackungen in ihre Strategien und Angebote zu integrieren. Der Markt für fortschrittliche Verpackungen bietet viele disruptive Chancen, aber auch Herausforderungen, die wahrscheinlich über den üblichen Rahmen hinausgehen.

Ondrej Burkackyist Senior Partner im Münchner Büro von McKinsey undTaeyoung Kimist Berater im Seouler Büro, woIngenieur Yeomist assoziierter Partner.

Die Autoren danken Hawon Baeg, Harald H. Bauer, Steve Park, Rutger Vrijen und Bill Wiseman für ihre Beiträge zu diesem Artikel.